ご挨拶

我が社(有限会社赤葉ロジック→以下"RLL"と表示)の活動内容をご理解いただくために、ある程度の技術内容を継続的に技術メモとして公開して行きます。

systemVerilog

簡単な説明

技術メモ

カバレッジ値の変化を見たいだけなのでアサーションはovlのassert_zero_one_hotのみ付けといた。

 結果は冒頭のグラフにあるとおりrandomパターンを80個生成でカバレッジ100%達成。結構収束が速い。。回路の性格で??  randomize()を使用した回路検証の雰囲気が何となくつかめた。

arbitr_cov.jpg

vmm

PukiWikiについて

ドキュメント


トップ   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS